Forschungsbericht 2011



Flexible rekonfigurierbare Multiprozessor-Architekturen

Institut: E-19
Projektleitung: Thomas Teufel
Stellvertretende Projektleitung: Thomas Teufel
Mitarbeiter/innen: Sven-Ole Voigt
Laufzeit: 01.07.2004 — 30.06.2011
Finanzierung:Drittmittel/Industrie

Durch die kontinuierliche Steigerung der Integrationsdichte von modernen Mikrochips haben in den vergangenen Jahren System On Chip (SOC)-Designs zunehmend an Interesse gewonnen. Die Integration von Systemen auf einem einzigen Chip wurde vor allem durch die Verfügbarkeit von leistungsfähigen FPGA-Architekturen attraktiv. Moderne FPGAs stellen durch ihre heutige Komplexität sogar eine komfortable Plattform für Prototypen zur Entwicklung und Evaluierung von flexiblen rekonfigurierbaren Multiprozessor (MP)-Architekturen bereit. Im Rahmen dieses Projektes wird der Entwurf von MP-Systemen auf Basis von FPGA-Technologie untersucht. Dabei muss die Verwendung von spezifischen FPGA-Komponenten beginnend von der logischen Zelle bis hin zur Instantiierung von komplexen Embedded Prozessorkernen beim architekturellen Design berücksichtigt werden, um FPGA-typische Restriktionen zu überwinden und die Vorteile gegenüber ASIC-Entwürfen in vollem Umfang nutzbar zu machen.

Durch die kontinuierliche Steigerung der Integrationsdichte von modernen Mikrochips haben in den vergangenen Jahren System On Chip (SOC)-Designs zunehmend an Interesse gewonnen. Die Integration von Systemen auf einem einzigen Chip wurde vor allem durch die Verfügbarkeit von leistungsfähigen FPGA-Architekturen attraktiv. Moderne FPGAs stellen durch ihre heutige Komplexität sogar eine komfortable Plattform für Prototypen zur Entwicklung und Evaluierung von flexiblen rekonfigurierbaren Multiprozessor (MP)-Architekturen bereit. Im Rahmen dieses Projektes wird der Entwurf von MP-Systemen auf Basis von FPGA-Technologie untersucht. Dabei muss die Verwendung von spezifischen FPGA-Komponenten beginnend von der logischen Zelle bis hin zur Instantiierung von komplexen Embedded Prozessorkernen beim architekturellen Design berücksichtigt werden, um FPGA-typische Restriktionen zu überwinden und die Vorteile gegenüber ASIC-Entwürfen in vollem Umfang nutzbar zu machen.