| Rechnerarchitektur (VHDL-Lab) |
| Subtitle: |
| Diese Lehrveranstaltung ist Teil des Moduls: Rechnerarchitektur |
| Semester: |
| WiSe 23/24 |
| Course type: |
| PBL -Projekt-/problembasierte Lehrveranstaltung (Lehre) |
| Course number: |
| lv794_w23 |
| Lecturer: |
| Prof. Dr. Heiko Falk, Wolfgang Brandt, Dr. Kateryna Muts, M. Sc Eugen Romanenkov, M. Sc Thilo Fischer |
| Description: |
| siehe korrespondierende Lehrveranstaltung |
| Performance accreditation: |
| 310 - Rechnerarchitektur<ul><li>310 - Rechnerarchitektur: Klausur schriftlich</li></ul><br>m791 - Rechnerarchitektur<ul><li>p298 - Rechnerarchitektur: Klausur schriftlich</li><li>vl224 - Freiwillige Studienleistung Rechnerarchitektur - Fachtheoretisch-fachpraktische Studienleistung: Fachtheoretisch-fachpraktische Studienleistung</li></ul> |
| ECTS credit points: |
| 2 |
| Stud.IP informationen about this course: |
Home institute: Institut für Eingebettete Systeme (E-13)
Registered participants in Stud.IP: 129
Postings: 16
Documents: 16
|
