Rechnerarchitektur (VHDL-Lab) |
Untertitel: |
Diese Lehrveranstaltung ist Teil des Moduls: Rechnerarchitektur |
Semester: |
WiSe 23/24 |
Veranstaltungstyp: |
PBL -Projekt-/problembasierte Lehrveranstaltung (Lehre) |
Veranstaltungsnummer: |
lv794_w23 |
DozentIn: |
Prof. Dr. Heiko Falk, Wolfgang Brandt, Dr. Kateryna Muts, M. Sc Eugen Romanenkov, M. Sc Thilo Fischer |
Beschreibung: |
siehe korrespondierende Lehrveranstaltung |
Leistungsnachweis: |
310 - Rechnerarchitektur<ul><li>310 - Rechnerarchitektur: Klausur schriftlich</li></ul><br>m791 - Rechnerarchitektur<ul><li>p298 - Rechnerarchitektur: Klausur schriftlich</li><li>vl224 - Freiwillige Studienleistung Rechnerarchitektur - Fachtheoretisch-fachpraktische Studienleistung: Fachtheoretisch-fachpraktische Studienleistung</li></ul> |
ECTS-Kreditpunkte: |
2 |
Weitere Informationen aus Stud.IP zu dieser Veranstaltung |
Heimatinstitut: Institut für Eingebettete Systeme (E-13)
In Stud.IP angemeldete Teilnehmer: 129
Anzahl der Postings im Stud.IP-Forum: 16
Anzahl der Dokumente im Stud.IP-Downloadbereich: 16
|