2010
Fey G,
Sülflow A,
Drechsler R.
Towards Unifying Localization and Explanation for Automated Debugging.. In:
International Workshop on Microprocessor Test and Verification (MTV).
2010.
p. 3-8.
Fey G,
Sülflow A,
Frehse S,
Drechsler R.
Automatische formale Verifikation der Fehlertoleranz von Schaltkreisen..
it - Information Technology..
2010;
216-222.
TODO
Frehse S,
Fey G.
Kompositionelle Formale Robustheitsprüfung.. In:
GMM/GI/ITG-Fachtagung Zuverlässigkeit und Entwurf (ZUE).
2010.
p. 73-74.
Frehse S,
Fey G,
Sülflow A,
Drechsler R.
RobuCheck: A Robustness Checker for Digital Circuits.. In:
EUROMICRO Symposium on Digital System Design (DSD).
2010.
p. 226-231.
Frehse S,
Fey G,
Sülflow A,
Drechsler R.
RobuCheck: A Robustness Checker for Digital Circuits.. In:
Workshop on Dynamic Aspects in Dependability Model for Fault-Tolerant Systems (DYADEM-FTS).
2010.
p. 37-38.
Frehse S,
Fey G,
Drechsler R.
A Better-Than-Worst-Case Robustness Measure.. In:
Int'l Test Conference (ITC).
2010.
Frehse S,
Fey G,
Drechsler R.
A Better-Than-Worst-Case Robustness Measure.. In:
IEEE Int'l Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS).
2010.
p. 78-83.
Frehse S,
Fey G,
Drechsler R.
A Better-Than-Worst-Case Robustness Measure.. In:
GI/GMM/ITG-Workshop für Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TUZ).
2010.
p. 19-24.
Eggersglüß S,
Fey G,
Glowatz A,
Hapke F,
Schloeffel J,
Drechsler R.
MONSOON: SAT-Based ATPG for Path Delay Faults Using Multiple-Valued Logics..
Journal of Electronic Testing: Theory and Applications (JETTA)..
2010;
307-322.
2009
Sülflow A,
Fey G,
Braunstein C,
Kühne U,
Drechsler R.
Increasing the Accuracy of SAT-based Debugging.. In:
Design, Automation and Test in Europe (DATE).
2009.
p. 1326-1331.
Sülflow A,
Fey G,
Braunstein C,
Kühne U,
Drechsler R.
Increasing the Accuracy of SAT-based Debugging.. In:
ITG/GI/GMM-Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV).
2009.
Sülflow A,
Fey G,
Drechsler R.
Using QBF to Increase Accuracy of SAT-based Debugging.. In:
Workshop on Constraints in Formal Verification (CFV).
2009.
Sülflow A,
Wille R,
Fey G,
Drechsler R.
Evaluation of Cardinality Constraints on SMT-based Debugging.. In:
IEEE Int'l Symposium on Multi-Valued Logic (ISMVL).
2009.
p. 298-303.
Sülflow A,
Frehse S,
Fey G,
Drechsler R.
Anwendungsbezogene Analyse der Robustheit von digitalen Schaltungen.. In:
GMM/GI/ITG-Fachtagung Zuverlässigkeit und Entwurf (ZUE).
2009.
p. 45-52.
Sülflow A,
Kühne U,
Fey G,
Große D,
Drechsler R.
WoLFram - A Word Level Framework for Formal Verification.. In:
IEEE/IFIP Int'l Symposium on Rapid System Prototyping (RSP).
2009.
p. 11-17.
TODO
Rogin F,
Klotz T,
Fey G,
Drechsler R,
Rülke S.
Advanced Verification by Automatic Property Generation..
IET Computers and Digital Techniques..
2009;
338-353.
Fey G.
Deterministic Algorithms for ATPG under Leakage Constraints.. In:
Asian Test Symposium (ATS).
2009.
p. 313-316.
Fey G.
Algorithms for ATPG under Leakage Constraints.. In:
GI/GMM/ITG-Workshop für Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TUZ).
2009.
p. 91-96.
Fey G,
Sülflow A,
Drechsler R.
Computing Bounds for Fault Tolerance using Formal Techniques.. In:
Design Automation Conference (DAC).
2009.
p. 190-195.
Wille R,
Fey G,
Große D,
Eggersglüß S,
Drechsler R.
SWORD: A SAT like prover using word level information.. In:
VLSI-SoC: Advanced Topics on Systems on a Chip.
Springer;
2009.
p. 175-192.
TODO
Drechsler R,
Eggersglüß S,
Fey G,
Tille D.
Effiziente Erfüllbarkeitsalgorithmen für die Generierung von Testmustern..
it - Information Technology..
2009;
102-111.
Drechsler R,
Eggersglüß S,
Fey G,
Tille D.
Test Pattern Generation using Boolean Proof Engines..
Springer;
2009.