2009
Drechsler R,
Eggersglüß S,
Fey G,
Tille D.
SAT-based Automatic Test Pattern Generation.. In:
Evolutionary Test Generation Dagstuhl-Seminar.
2009.
Frehse S,
Fey G,
Sülflow A,
Drechsler R.
Robustness Check for Multiple Faults using Formal Techniques.. In:
EUROMICRO Symposium on Digital System Design (DSD).
2009.
p. 85-90.
Frehse S,
Fey G,
Sülflow A,
Drechsler R.
Robustness Check for Multiple Faults using Formal Techniques.. In:
Workshop on Constraints in Formal Verification (CFV).
2009.
Nakura T,
Tatemura Y,
Fey G,
Ikeda M,
Komatsu S,
Asada K.
SAT-Based ATPG Testing of Inter- and Intra-Gate Bridging Faults.. In:
European Conference on Circuit Theory and Design (ECCTD).
2009.
p. 643-647.
2008
Sülflow A,
Fey G,
Bloem R,
Drechsler R.
Using Unsatisfiable Cores to Debug Multiple Design Errors.. In:
Great Lakes Symp. VLSI (GLS).
2008.
p. 77-82.
Sülflow A,
Fey G,
Bloem R,
Drechsler R.
Debugging Design Errors by Using Unsatisfiable Cores.. In:
ITG/GI/GMM-Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV).
2008.
p. 159-168.
Sülflow A,
Fey G,
Drechsler R.
Experimental Studies on SMT-based Debugging.. In:
IEEE Workshop on RTL and High Level Testing (WRTLT).
2008.
p. 93-98.
Sülflow A,
Fey G,
Frehse S,
Kühne U,
Drechsler R.
Computing Bounds for Fault Tolerance using Formal Techniques.. In:
Workshop on Design for Reliability and Variability (DRV).
2008.
Rogin F,
Klotz T,
Fey G,
Drechsler R,
Rülke S.
Automatic Generation of Complex Properties for Hardware Designs.. In:
Design, Automation and Test in Europe (DATE).
2008.
p. 545-548.
Rogin F,
Klotz T,
Rülke S,
Fey G,
Drechsler R.
Effiziente automatische Generierung von Assertions für industrielle Hardware-Designs.. In:
Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS).
2008.
Fey G,
Sülflow A,
Frehse S,
Kühne U,
Drechsler R.
Formaler Nachweis der Fehlertoleranz von Schaltkreisen.. In:
GMM/GI/ITG-Fachtagung Zuverlässigkeit und Entwurf (ZUE).
2008.
p. 75-82.
Fey G,
Bernasconi A,
Ciriani V,
Drechsler R.
On the Construction of Small Fully Testable Circuits with Low Depth..
Microprocessors and Microsystems (MICPRO)..
2008;
263-269.
Fey G,
Drechsler R.
Synthesis for Detection of Transient Faults.. In:
IEICE Workshop on Dependable Computing.
2008.
p. 161-166.
Fey G,
Drechsler R.
A Basis for Formal Robustness Checking.. In:
Int'l Symposium on Quality Electronic Design (ISQED).
2008.
p. 784-789.
Fey G,
Drechsler R.
Robustness and Usability in Modern Design Flows..
Springer;
2008.
Fey G,
Komatsu S,
Furukawa Y,
Fujita M.
Targeting Leakage Constraints during ATPG.. In:
Asian Test Symposium (ATS).
2008.
p. 225-230.
Fey G,
Komatsu S,
Furukawa Y,
Fujita M.
Targeting Leakage Constraints during ATPG.. In:
IEEE Int'l Workshop on Silicon Debug and Diagnosis (SDD).
2008.
Fey G,
Staber S,
Bloem R,
Drechsler R.
Automatic Fault Localization for Property Checking..
IEEE Transactions on Computer Aided Design of Circuits and Systems (TCAD)..
2008;
1138-1149.
Fey G,
Staber S,
Bloem R,
Drechsler R.
Automatic Fault Localization for Property Checking..
IEEE Transactions on Computer Aided Design of Circuits and Systems (TCAD)..
2008;
1138-1149.
Wille R,
Fey G,
Messing M,
Angst G,
Linhard L,
Drechsler R.
Identifying a Subset of System Verilog Assertions for Efficient Bounded Model Checking.. In:
EUROMICRO Symposium on Digital System Design (DSD).
2008.
p. 542-549.
Drechsler R,
Eggersglüß S,
Fey G,
Glowatz A,
Hapke F,
Schloeffel J,
Tille D.
On Acceleration of SAT-based ATPG for Industrial Designs..
IEEE Transactions on Computer Aided Design of Circuits and Systems (TCAD)..
2008;
1329-1333.
2007
Sülflow A,
Fey G,
Drechsler R.
Verbesserte SAT basierte Fehlerdiagnose durch Widerspruchanalyse.. In:
ITG/GI/GMM-Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV).
2007.
Große D,
Fey G,
(editors) RD.
SATRIX - Algorithmen für Boolesche Erfüllbarkeit..
Shaker;
2007.
Tille D,
Fey G,
Drechsler R.
Instance Generation for SAT-based ATPG.. In:
IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop (DDECS).
2007.
Tille D,
Eggersglüß S,
Fey G,
Drechsler R,
Glowatz A,
Hapke F,
Schloeffel J.
Studies on Integrating SAT-based ATPG in an Industrial Environment.. In:
GI/GMM/ITG-Workshop für Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TUZ).
2007.